제목 중국 과학자들, DUV 칩제조 설비로 결함을 99%까지 줄이는 방법 발견… 하지만 EUV 패턴 충실도는 손상 — 105°C에서 크라이오-ET로 광감광층 응집 분석
요약
- 중국의 펜징(펑칭)대학과 칭화대 연구진이 포토레지스트가 개발 단계에서 어떻게 움직이는지를 3D로 관찰했다. 크라이오-전자단층촬영(cryo-ET)을 이용해 물이 들어 있는 현 상태에서 포토레지스트 분자들이 어떻게 용해되고 이동하며 엉키는지를 그림처럼 재구성했다.
- 연구 결과, 포토레지스트 분자들은 용액 속에 고르게 퍼져 있지 않고 가스–액체 경계면 근처에 집중된 클러스터를 형성한다는 점을 확인했다. 이 클러스터가 패턴 결함의 숨은 원인이라는 점이 새롭게 드러났다.
- 포스트-노출 bake(PEB) 온도를 95°C에서 105°C로 올리면 이 응집 현상이 약화되어 300mm 웨이퍼의 결함 밀도를 99% 이상 줄일 수 있다는 주장이다. 그러나 이 방법은 EUV(13.5nm) 노드에서 패턴 충실도에 큰 부정적 영향을 줄 수 있어 실제로는 한계가 있다.
- 요약하자면, 이 연구는 DUV 노드에서의 이점을 보여주지만, EUV 노드에는 적용하기 어렵다는 점을 시사한다. 또한 실제 제조 현장에서의 즉각적인 실용성은 제한적이다.
자세한 내용 (12살도 이해할 수 있는 쉬운 설명)
- 왜 이 연구가 중요한가요? 반도체를 만들 때 아주 작은 회로 모양을 퍼뜨리지 않도록 보호하는 ‘광감광층(photoresist)’이라는 물질을 사용합니다. 이 물질은 빛으로 노출되면 화학적으로 달라져서 물질을 벗겨내거나 남겨두는 방식으로 회로 모양을 만듭니다.
- 연구팀이 한 일은 이 포토레지스트가 개발(development) 단계에서 실제로 어떻게 움직이고 모이는지를 아주 작게, 아주 자세히 관찰한 거예요. 보통은 관찰하기 어렵지만, 이 연구는 얼려서 보는 특별한 전자현미경(cryo-ET)로 포토레지스트가 액체 속에서 어떻게 흐르고 쌓이는지 3차원으로 본 것이에요.
- 무엇을 발견했나요? 포토레지스트 분자들이 용액 속에서 균일하게 흩어지지 않고, 표면 near 경계면에 모여 작은 클러스터를 만들어요. 이 클러스터가 패턴에 흠집 같은 결함을 만들 수 있는 숨은 원인인 셈이죠.
- 온도를 조금 올리면 어떻게 되나요? PEB 온도를 95°C에서 105°C로 살짝 올리면 이 클러스터가 더 잘 풀리고 결함이 줄어드는 경향이 보였어요. 그래서 한 번에 결함이 크게 줄어들 가능성이 있는 것처럼 보였죠.
- 이게 왜 다 좋은 소식이 아니죠? 이유가 두 가지예요. 첫째, 이 온도 상승이 DUV 노드에서는 더 나은 결과를 낼 수 있어도, 둘째, EUV 노드(더 작고 정밀한 회로를 만드는 방법)에서는 패턴의 가장 작은 선도 흐려지거나 왜곡될 위험이 큽니다. EUV는 아주 미세한 패턴을 다뤄야 하는데, 더 많은 열 에너지가 확산을 더 크게 만들어 선의 모양이 흐려질 수 있어요.
- 결국은 어떠한가요? 이 연구는 포토레지스트가 어떻게 움직이는지에 대한 중요한 단서를 제공했고, DUV를 쓸 때의 이점을 이해하는 데 도움을 줍니다. 하지만 현재로선 실제 차세대 노드에서 바로 적용하는 해법으로 보긴 어렵고, EUV 같은 더 정밀한 공정에서는 주의가 필요합니다. 추가로 이 분야의 연구가 더 발전하면 실제로도 더 나은 제조 공정이 나올 가능성은 남아 있어요.
원문 링크
참고
- 원문은 Tom’s Hardware의 해당 기사입니다. 논문은 Nature에 발표되었다고 기사에 명시되어 있습니다.